Esta bueno el riscv-posting jaja, yo hace un tiempo diseñe un set de core simplecitos de RISC-V en SystemVerilog. Con el conocimiento básico de digitales y de algún HDL, no es difícil y es bien entrete, planeo agregarle hartas cosas mas pero lo he ido dejando medio botado. También he visto como el tener una ISA abierta ha servido harto para la investigación y empresas mas pequeñas para hacer sus propios chips, de hecho ahora estoy trabajando en un tapeout que usa un riscv de control, pero no estoy metido en eso, si no que ahora estoy haciendo weas análogas. Definitivamente sin un RISCV y la liberación de PDKs ahora mismo no llevaría una fotito de un integrado.